日前，据韩媒引述一次行业会议上公布的专利分析报道，ASML 可能正在开发晶圆对晶圆 (W2W) 混合键合设备。
报道指出，仁荷大学制造创新研究生院教授朱承焕 (Joo Seung-hwan) 4 月 28 日在首尔举行的一次会议上表示，根据 ASML 的专利申请，该公司似乎正在将其核心 Twinscan 光刻平台技术应用于 W2W 混合键合机。
Twinscan于2001年首次出货，是ASML的旗舰级光刻平台。它在单个系统中集成了两个晶圆平台模块。其中一个平台通过将光投射到晶圆上形成电路图案来进行曝光，而另一个平台则同时进行下一个晶圆的装载、对准和准备工作，从而显著缩短了整体工艺时间。
分析表明，ASML 可以利用这种双级架构来开发 W2W 混合键合设备。
W2W混合键合是一种先进的封装技术，它直接将两片半导体晶圆键合在一起。该工艺包括在图案化的晶圆上形成二氧化硅介电层，蚀刻通孔，填充铜，并通过化学机械抛光进行平坦化。然后在室温下将晶圆精确键合，形成介电层之间的化学键。
随后在 200°C 至 400°C 的温度下进行退火处理，实现铜扩散和金属键合，从而完成晶圆间的互连。这种方法缩短了互连长度，降低了功耗和发热量，同时提高了数据传输速度。
ASML首席执行官克Christophe Fouquet在4月15日（当地时间）的*季度财报电话会议上也暗示了公司对混合键合技术的兴趣。他表示，ASML的光刻技术可以支持客户的3D集成工作，包括混合键合工艺。他指出，尽管目前混合键合技术在前端工艺中的应用仍然有限，但随着市场的发展，公司正在积极探讨如何为客户提供支持。
Joo表示，关于ASML进军混合键合设备市场的猜测已经持续多年，但他质疑这家以超高成本光刻系统闻名的公司能否在价格相对较低的封装设备领域提供具有竞争力的解决方案。ASML的高数值孔径极紫外（High-NA EUV）系统单价估计约为3.5亿欧元，而混合键合机的单价约为3000万美元做鱼。
此次报告还强调了韩国设备制造商为W2W混合键合市场做好准备的必要性。由于HBM应用领域的强劲需求，SEMES、韩华半导体和韩美半导体等公司近期都将重点放在了芯片到晶圆（D2W）混合键合机上。
D2W技术是将单个芯片直接键合到晶圆上，但与W2W技术相比，其市场份额较小。据市场研究公司Yole Group的数据显示，去年全球混合键合市场规模超过60亿美元，其中D2W技术约占4.5%，即2.75亿美元。
Joo强调，D2W仅占混合键合市场的一小部分，并表示韩国企业应该积极探索进入规模更大、更具战略意义的W2W领域。
ASML进军混合键合，早有传闻
其实ASML进军混合键合，早有传闻。三月份的时候，就有消息透露，ASML 正准备进军半导体后端设备市场，以拓展其在快速增长的先进封装领域的业务。该公司正在开发一种混合键合系统，这是下一代芯片封装的关键工具。
知情人士透露，ASML已开始设计一款面向半导体后端工艺的混合键合工具的整体架构。其中一位人士表示，该公司近期已与外部合作伙伴启动了该系统的研发工作。
潜在合作伙伴包括Prodrive Technologies和VDL-ETG，这两家公司都是ASML光刻系统的长期供应商。Prodrive Technologies提供用于ASML极紫外（EUV）光刻机磁悬浮（maglev）系统的线性电机和伺服驱动器，而VDL-ETG则制造这些系统中使用的机械结构。
磁悬浮系统用于以极高的精度移动晶圆台，并且与传统的空气轴承系统相比，振动更小。这种技术正越来越多地应用于混合键合设备，因为这类设备需要超高精度的对准。
混合键合是一种用于堆叠和连接芯片的新一代半导体封装技术。与热压键合 (TCB) 不同，它无需使用微小的金属凸点，而是直接连接芯片之间的铜表面。在混合键合过程中，键合头拾取芯片，将其移动到基板或晶圆上，并施加压力以在铜层之间形成直接键合。
行业分析师表示，ASML进军混合键合领域在意料之中。2024年，该公司推出了*后端设备TWINSCAN XT:260，这是一款专为先进封装设计的3D深紫外（DUV）光刻系统。该系统用于在封装应用中的中介层上形成重分布层（RDL）。与此同时，ASML还发布了一种结合了DUV和EUV扫描仪的整体光刻解决方案，将晶圆键合对准精度提升至约5纳米。
ASML首席技术官Marco Peters在三月份的时候曾经向媒体表示，公司一直在密切评估半导体封装领域的机遇。“我们正在研究如何拓展我们在该领域的产品组合，”Peters说道。他还补充说，在研究了包括SK海力士在内的存储器制造商的产品路线图后，公司得出结论，市场对堆叠工艺设备的需求十分明确。
投资者压力也被认为是ASML进军混合键合技术的关键因素之一。先进封装市场的快速增长提升了该领域设备供应商的业绩，促使人们呼吁ASML抢占这一不断扩大的市场份额。
BE半导体工业公司（Besi）表示，其第四季度订单积压量同比增长105%，主要受混合键合需求的推动。ASMPT有限公司去年预测，先进封装业务可能占其总收入的四分之一左右。
沉积和蚀刻设备供应商应用材料公司（Applied Materials Inc.）已经进军该领域。去年，该公司与Besi合作，并成为BESI的*股东，共同开发了Kynex芯片到晶圆（D2W）混合键合系统，该系统集成了BESI司的Datacon 8800 Cameo Ultra Plus AC混合键合机。
另一位知情人士表示，ASML的混合键合技术可能会显著重塑现有市场格局。“ASML拥有一些世界上*进的超精密控制技术，”该人士说，“其混合键合机可能会立即改变市场的竞争格局。”
ASML的EUV光刻系统以其纳米级精度而闻名。特别是，其高数值孔径（High-NA）EUV系统中曝光层之间的套刻精度约为0.7纳米，凸显了该公司在超精密对准方面的强大能力。
综合这两个新闻，我们可以看到，他们都认为ASML进军混合键合是板上钉钉，不同之处在于做的是D2W还是W2W。下面我们来看一下，这两种混合键合有何不同。
D2W和W2W，有何不同？
要了解什么是D2W和W2W，要先了解一下混合键合。
混合键合是引*进封装创新未来的关键。混合键合提供了一种解决方案，能够实现更高的带宽、更强的功率和更佳的信号完整性。随着业界寻求通过缩小系统级互连来提升最终器件的性能，混合键合凭借其将多个芯片以小于 10 µm 的极小互连间距集成的能力，成为最有前景的解决方案。要理解混合键合的基础知识，需要提出三个基本问题：什么是混合键合？为什么要使用混合键合？
要理解混合键合技术，需要简要回顾一下先进封装行业的发展历程。当电子封装行业发展到三维封装时，微凸点技术通过在芯片上放置小型铜凸点，实现了芯片间的垂直互连，这是一种 晶圆级封装形式。凸点的尺寸范围很广，从最初的 40 微米间距逐渐缩小到 20 微米甚至 10 微米。然而，问题也由此而来：将间距缩小到 10 微米以下变得非常具有挑战性，工程师们正在寻求一种新的解决方案，以进一步缩小尺寸。混合键合技术为 10 微米及以下间距提供了一种解决方案，它完全避免使用凸点，而是通过小型铜对铜连接来连接封装中的芯片。这种技术能够提供更高的互连密度，从而实现类似 3D 的封装和先进的存储立方体。
混合键合是一种*性键合技术，它将介电层（SiOx）与嵌入式金属（Cu）相结合，形成互连。这种技术在业内被称为直接键合互连（DBI）。混合键合在熔合键合的基础上，在键合界面嵌入了金属焊盘，从而实现了晶圆的面对面连接。
混合键合技术 通过紧密排列的铜焊盘，实现芯片与晶圆 (D2W) 或晶圆与晶圆 (W2W) 的垂直连接。虽然 W2W 混合键合技术已在图像传感领域应用多年，但业界正大力推进 D2W 混合键合技术的研发。这项技术的发展将进一步促进异构集成，为直接连接不同功能、尺寸和设计规则的芯片提供了一种强大而灵活的方式。
W2W混合键合是异构集成中的核心工艺，它将来自不同生产线的晶圆堆叠并进行电连接，并在CMOS图像传感器以及各种存储器和逻辑技术中得到了成功应用。这种将晶圆整体键合在一起的技术生产效率高，但由于对对准精度要求高，良率存在问题。
而且，由于许多芯片的尺寸不一定相同，D2W混合键合方法可能更实用。具体而言，D2W是将单个合格芯片直接键合到晶圆上，与晶圆到晶圆键合相比，可实现更高的良率和对准精度，但代价是生产效率降低。
自十多年前索尼首次将晶圆对晶圆 (W2W) 混合键合技术应用于 CMOS 图像传感器以来，该技术已展现出*的成功记录。目前，研究人员已成功实现了 400nm 的键合。然而，W2W 技术存在两个严重的局限性：芯片尺寸必须完全相同，且无法在键合过程中移除不合格的芯片。
这就是芯片到晶圆键合（D2W）的用武之地（见上表）。只有已知合格的芯片才能进行键合，而且可以使用任何尺寸的芯片。相对而言，W2W技术比D2W技术更成熟，并且能够满足更严格的套刻精度要求。例如，业界已经实现了400nm的晶圆到晶圆键合，而D2W技术在研发阶段的间距已达到2µm（见下图）。
ASML的混合键合实践
虽然有如此多新闻关于ASML的混合键合设备，但半导体行业观察经过一番查找，并没有很多直接证据。不过我们也找到一篇由imec和ASML联合撰写的论文。在文中，他们对imec芯片到晶圆（D2W）键合流程后芯片的面内和面外变形进行了表征。利用扫描仪上的对准读数和调平计量结果，通过扫描仪预校正来提高先进封装和异构集成系统的D2W键合后套刻性能。
这某种程度可以当做ASML对混合键合的看法和思考。
作者在文章中指出，五十多年来，半导体行业一直遵循摩尔定律，逐个节点地提高芯片密度。虽然传统的二维间距缩放预计将在先进材料、工艺和光刻工具的推动下继续存在，但三维异质集成技术的出现，以及混合键合套刻精度的提高，在功耗、性能、面积和成本方面带来了显著优势，尤其是在逻辑和存储器应用领域。键合工艺和芯片制备过程中引入的线性误差和非线性误差都可能导致不可接受的套刻误差。理解并减轻这些误差对于优化混合键合性能和确保可靠性至关重要。
在直接D2W混合键合集成流程中，器件晶圆被键合到临时载体晶圆上，然后进行晶圆背面减薄工艺。晶圆背面标记的引入，旨在通过结合正面和背面标记的对准读数以及从每个关键步骤收集的调平数据，来增强芯片变形的表征。
制造工艺
本研究采用的芯片制备工艺，用于生产面积为 7.2 mm²、厚度为 50 µm 的芯片，遵循 imec 标准的Die-Wafer混合键合流程，主要制造步骤详述如下，并如图 1 所示。
A. 晶圆制备、临时混合键合、减薄工艺、切割工艺
ASML 设计的专用光栅标记已印刷在晶圆正面，随后进行氧化物蚀刻和金属化处理。金属化后，在 300mm 全厚度硅晶圆上覆盖一层碳氮化硅 (SiCN)，与二氧化硅 (SiO2) 相比，SiCN 在较低的退火温度下具有更高的键合强度，并能改善铜扩散阻挡层的性能。SiCN 经化学机械抛光 (CMP) 后，进行晶圆边缘修整。
为了实现激光释放工艺，在器件晶圆上涂覆了一层2μm厚的BrewerBond® T1107激光释放层（LRL：laser release layer），同时在玻璃载体晶圆上涂覆了一层30 μm厚的临时键合材料（TBM：temporary bonding material ）。然后将器件晶圆键合，并进一步减薄至最终厚度50 μm。
在背面光刻氧化物图案化和铜金属化之后，采用化学机械抛光（CMP）工艺对表面进行平坦化处理。硅晶圆通过刀片切割分离，切割过程穿过释放层，直至到达TBM层。后一种方法使得晶圆能够通过背面清洗工艺，并可用于测量晶圆形状和ASML扫描仪对准标记的读取。图2显示了切割至TBM层后拍摄的光学图像。
为了消除芯片制备和键合过程中引入的芯片变形，在硅受体晶圆上涂覆一层低粘附力层，该层上也存在相同类型的标记。然后，拾取放置工具可以从切割后的晶圆上拾取选定的芯片，并将其放置到受体晶圆上的设计位置。
B. 光刻设计和计量步骤，以实现芯片变形研究：
ASML XT1000 扫描仪被用作主要的光刻曝光和计量工具，用于读取和校准晶圆上所有芯片的标记。每个芯片上放置 9 个（3x3）具有规则线/空光栅设计的对准标记，以便进行密集的场内测量（图 3）。扫描仪作业和曝光布局经过专门设计，可在捕获范围内形成背面和正面对准标记的图案，从而通过测量背面标记之间的位移来实现套刻计量。
使用ASML扫描仪，在几个关键步骤中进行高密度读出测量，分辨率为每芯片9点（ppd）：临时键合前后、切割前后以及拾取放置工艺后。通过比较每个工艺步骤前后测量值的差异，可以精确表征芯片变形。
结果与讨论
A. 刀片切割工艺前的正面和背面标记读取：
背面标记图案化完成后，使用 ASML 对准传感器读取正面和背面对准标记。正面标记的测量结果表明 X/Y = 438nm/417nm (m3s) 的畸变，并呈现出独特的特征，表明临时键合工艺中的固化步骤产生了显著影响，该步骤可以进行优化（图 4）。
临时键合材料 (TBM) 的这种影响会在器件晶圆和 TBM 中引入意想不到的畸变。这种畸变会贯穿整个芯片制备过程，最终影响刀片切割工艺后的芯片畸变。这种畸变会导致应力松弛后的芯片畸变，并成为混合键合套刻精度预算中的一个重要因素。
B. 刀片切割后正反面标记读数
刀片切割后，使用ASML对准传感器重新评估正反面对准标记的读数。背面标记的读数结果表明畸变显著增加，刀片切割前后X/Y值从22.2nm/22.5nm变为174nm/142.2nm（图5）。这一发现进一步证实了固化过程造成的意外畸变会通过后续步骤传播，导致切割后晶圆/芯片进一步畸变，因为切割过程本身也是一种应力释放过程。
C. 线性误差和非线性误差分量：
本研究旨在探究芯片制备过程中芯片内部畸变的可重复性和不可重复性分量。可重复性分量可通过扫描仪预校正进行潜在修正，这表明需要进行工艺优化。本研究对六片晶圆的测量畸变数据应用了线性模型，该模型考虑了每个芯片的 x/y 变换、对称和非对称旋转以及对称和非对称放大（Tx/Ty/Rs/Ra/Ms/Ma）。结果表明，Tx/Ty 贡献了 55%-58% 的总测量畸变，而 Ms 和 Rs 贡献了约 15%，Ma 和 Ra 贡献了约 17%-20%（图 6）。Tx/Ty、Ms、Ma 和 Ra 的分布图呈现出不同的特征，清晰地指示了潜在的畸变贡献因素。
另一方面，Ms、Ma 和 Ra 分量在六个晶圆上表现出良好的可重复性，并且可能在扫描仪预校正能力范围内（图 7）。
Tx/Ty的六片晶圆堆叠图表明，临时键合阶段的固化过程是芯片变形的*影响因素，这表明可以通过优化固化配方来解决该问题（图8）。相比之下，Ma、Ms和Ra的六片晶圆堆叠图显示，晶圆上薄膜结构和键合晶圆的综合固有力学性能会受到切割过程中应力松弛的影响（图9）。
D. 应用扫描仪预校正后的残差仿真：
已成功识别出线性误差和非线性误差分量，线性误差具有良好的可重复性，且变化范围合理。基于Tx、Ty和Rs这三个线性误差分量可由芯片-晶圆键合工具解决的假设，从扫描仪校正的角度来看，Ms、Ma和Ra这三个线性误差分量是需要关注的，因为这样可以在拾取放置过程中对每个芯片进行校正。相比之下，扫描仪预校正是在晶圆级、批次级上进行的。仿真结果表明，在芯片-晶圆键合工具上执行Tx/Ty/Rs校正后，畸变可从X/Y = 174.3nm/142.2nm (m3s) 改善至X/Y = 45nm/39.3nm (m3s)。此外，经过扫描仪预校正后的 Ms/Ma/Ra 校正后，畸变可进一步改善至 X/Y = 24.6nm/23.8nm (m3s)（图 10/11/12）。值得注意的是，六个晶圆的最终残差图均呈现出独特的环状特征，这可能与化学机械抛光 (CMP) 或研磨工艺相关。
结论
本文对7.2 mm²、50 µm厚的芯片中可重复的线性和非线性误差分量进行了表征。仿真结果表明，通过扫描仪预校正可显著降低失真。此外，对线性分量的分析确定了一些工艺优化的关键领域，为改进3D先进封装和异构集成系统中的芯片制备和键合技术提供了宝贵的见解。
