晟联科

AI市场洞察

一、企业基础信息核心速览

• 公司身份：晟联科（上海）技术有限公司（简称：晟联科），成立时间2022年9月21日，所在地上海市；注册资本2192.00万元，统一社会信用代码91310000MAC0D1CGXK，法定代表人CHAN KAI KEUNG；经营范围：一般项目包括技术服务、技术开发、技术咨询、技术交流、技术转让、技术推广，集成电路设计。
• 业务根基：所属行业芯片半导体，核心业务为专注于基于DSP的高性能SerDes IP及产品解决方案研发，是国内唯一自主研发和掌握112G PAM4 SerDes核心技术的企业。
• 资本轨迹：累计融资金额1.30亿元，融资次数4次；最近一轮融资为C轮，金额未披露，日期2025年12月4日。

二、融资动态时间轴梳理

• 融资事件日历（按倒序排列）：
  • 2025年12月4日：C轮，金额未披露，投资方为致道资本、一村资本、张科垚坤、中鑫资本、金沙江联合资本、能骏投资
  • 2024年7月31日：B++轮，金额未披露，投资方为尚颀资本、海望资本、考拉基金、清紫泽源资本、钱塘产业集团
  • 2024年4月3日：B+轮，金额未披露，投资方为海望资本、浦科投资、金浦投资、无锡高新区投控集团
  • 2023年11月13日：B轮，金额超1亿元人民币，投资方为元禾璞华、锐成芯微、临港科创投、文治资本、励石创投、澜起投资
• 资金用途：未披露

三、创始人&团队背景透视

• 核心创始人：未提及
• 关键成员：未提及
• 团队互补性：未提及

四、公司经营关键指标

• 营收与盈利：近周期营收未披露，复合增长率未披露，累计盈利/亏损未披露
• 客户画像：产品累计出货超1亿条通道，客户覆盖思科、是德科技、意法半导体、中兴、复旦微等海内外知名企业；平均单客价值未披露，前5大客户占比未披露，复购率未披露
• 收益与竞争力：核心收益来源为高速接口IP及相关解决方案销售；核心竞争力为国内唯一自主掌握112G PAM4 SerDes核心技术，拥有20多项中、美专利，技术壁垒完善

五、行业&政策趋势研判

• 行业趋势：赛道定位为半导体芯片设计，市场空间未披露，行业阶段为成长期
• 政策支持：
  • 已披露的地方扶持政策包括《苏州市加快发展AI芯片产业的若干措施（征求意见稿）》、《广东省加快推动光芯片产业创新发展行动方案(2024—2030年)》、《珠海市促进集成电路产业发展的若干政策措施》
  • 政策契合点：多地政策均面向集成电路设计企业提供研发补贴、流片支持、人才奖励、金融扶持等优惠，与公司核心业务方向高度匹配

六、核心信息一句话提炼

1. 核心优势：国内唯一掌握112G PAM4 SerDes核心技术，依托20余项中美专利构建高技术壁垒，产品已在世界500强客户批量应用，累计出货超1亿条通道。

2. 关键挑战：高端高速接口IP赛道国际竞争激烈，需持续投入研发维持技术领先性，同时拓展更多客户资源。

3. 未来潜力：长期受益于国内集成电路产业政策红利，下游高端算力、车载电子、通信设备等领域需求增长将为公司带来广阔市场空间。