打开APP

人工智能入侵芯片制造

AI技术正渗透到更多芯片业的核心环节,其中在制造这一芯片产业链的关键环节,AI也在悄然发力。

目前人工智能(AI)正在变革多个行业。有一个很有趣的现象:人工智能正在帮助推动人工智能芯片的进步。早在2021年6月,谷歌就利用AI来设计其TPU芯片。谷歌表示,人工智能可以在不到6小时的时间内完成人工需要数月时间完成的芯片设计工作。《Nature》的一篇评论称这项研究是一项“重要成就”,并指出此类工作可以帮助抵消摩尔定律的终结。除此之外,英伟达已经开始使用人工智能来有效地改进和加速 GPU 设计;三星也已经谈论到了使用人工智能设计芯片。

但这远不是人工智能辅助芯片的*应用,AI技术正渗透到更多芯片业的核心环节,其中在制造这一芯片产业链的关键环节,AI也在悄然发力。

芯片制造环节,良率越来越受到考验

现在几乎所有的应用包括5G、物联网、汽车、数据中心等的实现与发展都建立在更高性能、更低功耗、更大算力的芯片的基础之上。芯片的需求大幅提升,而芯片的供应却跟不上需求,提升现有产品的良率是业内公认的有效措施。

然而,良率的提升却给芯片设计商和制造商都带来了很大的挑战。

制造是半导体产业链的关键一环。整个制造过程主要分为八个步骤:晶圆加工 - 氧化 - 光刻 - 刻蚀 - 薄膜沉积 - 互连 - 测试 - 封装,每个芯片的制造步骤又需要数百个工艺。芯片生产制造的周期动辄两三个月,生产过程中产生的数据量庞杂,涉及的参数变量繁多,任何一点微小的变化都能影响到最终芯片的良率。

遵循着摩尔定律的工艺制程演进是芯片实现高性能计算最为有效的途径之一,也是产业追逐的方向。而随着芯片工艺来到更先进的5nm、3nm,芯片设计复杂度呈几何倍数增加,生产流程的不断加长,芯片的制造变得极其复杂与精密,良率变得*挑战。据半导体设备供应商巨头应用材料公司表示,从2015年到2021年,芯片制造的工艺步骤的数量增加了48%。相比成熟节点,先进节点的基准良率也越来越低。

而在半导体的商业化进程中,良率直接关系到芯片的产量、生产成本与企业的盈利能力。所以说,仅仅通过芯片工艺技术的改进来提高PPA变得越来越困难,而且从性价比来看,芯片流片的费用越来越贵,只有极少数的芯片公司才能负担得起。

因此,既要提升芯片的良率又要在经济上可行,必须要多管齐下,探索创新的方法。在如今这个高度自动化的时代,引入人工智能/机器学习等技术,推动芯片的制造流程,提升芯片的良率,进而帮助我们快速弥合算力供需之间的差距。

AI的强势出击

芯片制造是世界上最昂贵的生产工艺之一。芯片产量决定了诸如英特尔、三星、台积电等晶圆厂商的成败。他们不惜投入大量资源来使晶圆厂全天候运营,以实现长期利润*化。

半导体制造商需要依靠扫描、测试和诊断来帮助故障分析以解决良率问题。后端的缺陷检测无疑是提升芯片良率的一大“把关者”。现在大多数先进的SoC使用了极小的制造工艺,有的甚至引入EUV光刻技术,对制造商来说更加难以定位芯片上的微小故障和缺陷;并且在制造3D结构和执行复杂的多图案化步骤时,其中一些小的差异会累积以产生良率抑制缺陷,如果其中的一些微小的差异被延迟检测到,那么之后进行的所有流程步骤基本上都是浪费时间和金钱。他们发现缺陷的时间越长,损失的钱就越多。

为了解决这一行业难题,半导体设备供应商应用材料(Applied Materials)将人工智能融入到晶圆检测流程,从2016年开始应用材料就使用ExtractAI技术开发Enlight系统,于 2020 年推出了新一代Enlight光学半导体晶圆检测机,该检测设备引入了大数据和AI技术。Enlight 系统只需不到一个小时就可以绘制出晶圆上数百万个潜在缺陷。

应用材料表示,结合他们的Enlight光学检测、ExtractAI技术和SEMVision eBeam审查功能,他们解决了最困难的检测挑战:将影响良率的缺陷与噪声区分开来,还可以实时学习和适应工艺变化。而且通过生成大数据,Enlight系统将捕获关键缺陷的成本降低了3倍。这将使晶圆厂可以比以往更快地接收更多可操作的数据,从而降低拥有成本并加快产量和上市时间。目前,这些最新的工具集已经安装在多个晶圆厂中,这些晶圆厂都在使用它来缩短*的良率。

应用材料公司表示,Enlight是其产品线中*个使用人工智能来改进生产过程的系统,还有更多人工智能增强系统正在筹备中。

检测设备是后期制造环节提升良率中的一个措施,而如果能在IC开发的物理设计阶段就采取必要的措施,将良率的把控逐步转移到芯片前端设计,来确保能够准确地制造设计,那么就能提高产量并防止产品交付给客户后可能出现的缺陷。这在行业内称之为DFM(Design-for-Manufacture),该概念几乎存在于所有工程学科中。

在芯片设计端的DFM,EDA供应商们正致力于将各种AI功能集成到工具流中。

举例来看,西门子EDA的Calibre SONR工具就内嵌了机器学习引擎TenssorFlow,通过将并行计算和ML技术融入到EDA工具中去,使得EDA工具具有更快的运行速度。Calibre物理验证平台涵盖了Signoff级验证的Layout、Mask以及芯片制造过程中所有验证步骤。Calibre的产品线还在不断扩充,通过产品之间的互补优势真正做到从芯片设计端一路延伸至芯片制造端。这不仅能够帮助设计人员可以胸有成竹地实施物理验证和交付设计,并能大幅提升流片良率,缩短芯片产品上市时间并加快创新速度。

仿真一直是芯片设计师的痛,随着先进工艺和超低电压的发展需求,仿真领域面临着数据量大、时序库提取时间长、暴力穷举太慢、STA工具做内差法精度不够等痛点,而如果利用机器学习算法,通过大数据的方式分析已有数据库,通过多个表面模型互联,构建一个多维模型,‍‍通过这样模型的创建去推测‍出一个新的‍‍ Corner下的数据库。这样的方式与SPICE仿真或者内差法相比,可以说是跨代竞争,无论是速度还是精度,都有巨大的优势。西门子EDA推出的Solido机器学习技术,能够对单一时序库文件的提取加速近百倍(相较传统SPICE方式),对整体时序库提取速度提升2到3倍,同时还可以把精度控制在可接受的范围之内。

验证也在伴随着SoC的复杂而日益复杂和困难的一项工作,验证工作在芯片研发中所占的比重也越来越大,因为如此繁重的验证工作必须保证百分之百正确才能确保流片的成功。关于这个挑战,也可以交给AI,机器学习被用来自动选择解析器策略,以执行西门子EDA OneSpin中与形式验证有关的断言证明。

随着工艺和设计向前推进,良率丢失的根因变得越来越复杂,故障隔离技术面临挑战,提高诊断分辨率成为减少良率爬坡时间的首要任务。在这方面,西门子EDA 的Tessent Diagnosis的版图感知和单元感知技术,结合Tessent YieldInsight的无监督机器学习技术,即Root Cause Deconvolution(简称为RCD),可以找到最可能的缺陷分布并移除低概率怀疑点,从而提高分辨率和准确性。目前格芯、UMC和中芯国际等都在使用该技术来快速的定位到影响良率的准确根因并快速实现良率提升。

可以看出,借助AI/ML技术,EDA工具越来越成为解决良率爬升的利器。人工智能/机器学习已经可以在先进工艺节点良率爬升、机器学习技术在标准单元变量感知型时序库特征提取、在量产化诊断驱动良率分析中的应用、显著缩短 ASIC/FPGA 验证周期等自动化IC设计新领域,都能发挥强大的作用。

结语

通过各个领域的芯片厂商的创新,人工智能技术已经在很多领域显示出其优势,应用AI不仅可以大幅缩短芯片设计所需时间,芯片缺陷检测的时间,降低芯片设计公司的人工成本等,还能有效满足市场对集成电路复杂程度的需求。利用人工智能技术来帮助设计和制造芯片已经成为大势所趋。相信在不久的未来,会有更多在芯片生产领域对人工智能技术的探索和应用。

【本文由投资界合作伙伴微信公众号:半导体行业观察授权发布,本平台仅提供信息存储服务。】如有任何疑问题,请联系(editor@zero2ipo.com.cn)投资界处理。

相关资讯

最新资讯

热门TOP5热门机构 | VC情报局

去投资界看更多精彩内容